一共一面,共30min,技术大约问了20min,剩下HR面
HR面,对这个公司了解多少,有没有男盆友,以后想在哪里工作,老家是哪里的,还面试了哪些公司,打算以后想去哪里,问的问题就是公司想要什么样子的实习生,怎么培养实习生的,你理想的工作模式是哪样的?
首先自我介绍,然后让介绍项目实现什么功能,sequence,sequencer,driver之间怎么通信的,UVM_PHASE机制中run phase和其他的12个phase是并行执行的吗?因为UVM是从OVM迁移过来的,ovm中没有12个phase,怎么理解他们之间的关系,可以把default sequence设置到sqr 的main phase中可以,设置到run phase中可以吗?
参考模型了解多少,不是很了解就换成寄存器模型,问了寄存器的predictor预测的是什么值(预测值),前门访问和后门访问区别,以及哪个会消耗时间,后门立即返回,不消耗时间。四种方式read,write,peek,poke读写区别。最后就问的设计方面,在FPGA中的管脚约束文件自己写的吗,给一个时钟进行倍频怎么做,怎么知道一个时钟的频率,给定一个已知的高频时钟通过计数得到另外一个时钟的频率。