校园招聘，之前在他们官网投了简历，投的时候纠结是投FPGA还是投数字IC岗，最后选择了FPGA，以为会是自己熟悉的东西，但结果有点出人意料。芯动的FPGA主要是做原型验证的，总共两面，两面的感觉都不是很好，果然面完一周以后就没挂了。

芯动科技FPGA工程师面试题

一面：
1、FPGA开发流程
2、你提到综合，那你有写过约束嘛？
3、你提到复位，那你知道异步复位和同步复位的优缺点嘛？
4、如何做脉冲同步？除了握手还有其他办法嘛？异步FIFO有哪些要点？空满信号如何判断？
5、简历里提到你了解ASIC设计，那他与FPGA的设计流程有那些不同呢？
6、如果将工程从ASIC移植到FPGA上，需要注意哪些东西？
7、你知道透明锁存器嘛？如何使用透明锁存器搭建一个触发器？
8、如何防止一个常1或常0信号不会被综合掉？
9、OFDM调制是怎么实现的？串并转化是怎么实现的？
10、写过脚本语言嘛？用过AXI AMBA这些协议嘛？
11、了解vivado的使用技巧吗？优化策略之类的？
12、你有什么想问的？

赞一下(0) 踩一下 查看面试题参考答案>>

公众号投递。面试是通过腾讯会议视频面试。面试中主要询问了项目相关的一些问题。面试官年龄偏大。验证思维

芯动科技数字ic设计工程师面试题

1.需求分析(制定规格书)。分析用户或市场的需求，并将其翻译成对芯片产品的技术需求。
2.算法设计。设计和优化芯片钟所使用的算法。这一阶段一般使用高级编程语言（如C/C++），利用算法级建模和仿真工具（如MATLAB，SPW）进行浮点和定点的仿真，进而对算法进行评估和优化。
3.构架设计。根据设计的功能需求和算法分析的结果，设计芯片的构架，并对不同的方案进行比较，选择性能价格最优的方案。这一阶段可以使用SystemC语言对芯片构架进行模拟和分析。
4.RTL设计（代码输入）。使用HDL语言完成对设计实体的RTL级描述。这一阶段使用VHDL和Verilog HDL语言的输入工具编写代码。
5. RTL验证（功能仿真）。使用仿真工具或其他RTL代码分析工具，验证RTL代码的质量和性能。
6.综合。从RTL代码生成描述实际电路的门级网表文件。
7.门级验证（综合后仿真）。对综合产生的门级网表进行验证。这一阶段通常会使用仿真、静态时序分析和形式验证等工具。
8. 布局布线。后端设计对综合产生的门级网表进行布局规划（Floorplanning）、布局（Placement）、布线（Routing），生成生产用的版图。
9.电路参数提取确定芯片中互连线的寄生参数，从而获得门级的延时信息。
10.版图后验证。根据后端设计后取得的新的延时信息，再次验证设计是否能够实现所有的功能和性能指标。
11.芯片生产。生产在特定的芯片工艺线上制造出芯片。
12. 芯片测试。对制造好的芯片进行测试，检测生产中产生的缺陷和问题。

赞一下(0) 踩一下 查看面试题参考答案>>

面试感觉很好，面试官人很好，说话也温和，公司发展也不错，面试过程也是学到很多东西，很珍惜这一次面试的机会。相当于查漏补缺了吧，感觉再来面试一次我会表现更好的呢。

芯动科技数字后端工程师面试题

问了基本流程，脚本语言怎么写，Linux怎么操作。概念里面深入的问了蛮多的，是我之前没有接触到的，但是肯定是需要理解的，大致就这些问题吧

赞一下(0) 踩一下 查看面试题参考答案>>